**Preinforme 3: Laboratorio de Verificación**

**MIPS EN ARCHC**

Nicolás Bautista, Wilman Quintero, Heidergger Forero

*Abstract-This paper describes the preparation for working with the MIPS proposed ACHC page, with the next step in the abstraction of digital electronic processes.*  
*Resumen-El presente documento expone la preparación para trabajar con los MIPS propuestos en la página de ACHC, siendo el siguiente paso en la abstracción de procesos de electronica digital.*

**INTRODUCIÓN**  
  
El objetivo de la práctica es la implemetación de una cantidad de instrucciones a gran escala a través del lenguaje de descripción de arquitectura conocido como ArchC, que se basa en el anterior lenguaje SystemC, pero con un contenido mayor de librerias y recursos capaces de tal comprobacion a medida de MIPS o procesador con etapas interconectadas sin bloqueos.

Los MIPS tienen muchisisimas aplicaciones interesantes, como procesadores sin limites desarrollados desde la decada de los ‘80, se implementan de manera comercial en consolas conocidas como la Nintendo64 o llos desarrolos del Play Station II de Sony.

Dando probecho a los recursos ofrecidos por ArchC que permiten el diseño en casi todos los niveles de abstraccion necesarios para esta implemetación.  
  
**PROCEDIMIENTO**  
  
Es necesario instalar ArchC previamente en el PC, como se indica en la página Web institucional de ArchC, luego del proceso y aprender lo necesario para el el correcto manejo de lenguaje de descripció; se construye la maquina MIPS siguiendo las recomendaciónes dadas por la misma pagina en su seción de lenguaje.  
  
Este lenguaje se compone de varias instancias que deben seguirse y construirse de manera oficial, empezando con el constructor AC\_ARCH quien define los recursos y las etapas de coneccion o los conocidos Pipeline stages.

Luego se describe el AC\_ISA que sintetiza el decodificador automatica,mente, tambien sintetiza el comportamiento de cada instrucción; De allí comenzamos con la descripción del comportamiento del las etapas, en este punto la descripcion se hace familiar a las instrucciones trabajadas en SystemC.

Luego es indispensable priorizar el trabajo de las memorias y sus respuestas, este proceso se denomina Jerarquia de Memoria llamando a esta instrucción ac\_storage, quien va alamacenar todas los registros, que se produzcan como respuesta del trabajo propio del MIPS.

Por último se deben separar los registros y respuestas como las longitudes de palabras de las instrucciones que trabajar en sus respectivas  cache, con la instrucción ac\_dcache y ac\_icache con el fin de jerarquizar las memorias cache.  
  
**PRUEBAS**  
  
El codigo empezara a ser probado durante el horario de clase, para verificar errores y de allí consolidar preguntas.

**BIBLIOGRAFÍA**  
  
<http://archc.sourceforge.net/index.php%3Fmodule=pagemaster&PAGE_user_op=view_page&PAGE_id=21&MMN_position=31:17.html>  
<http://archc.sourceforge.net/index.php%3Fmodule=pagemaster&PAGE_user_op=view_page&PAGE_id=4&MMN_position=10:10.html>  
<http://ufpr.dl.sourceforge.net/project/archc/ac_lrm/2.0/ac_lrm-v2.0.pdf>  
<http://www.kneuro.net/cgi-bin/lxr/http/source/arch/mips/Makefile?a=mips>